Recent reports that NVIDIA requested Samsung to use a TSMC 3nm process for the HBM4 base die highlight a major shift in memory architecture. The story is not simply about choosing a more advanced process node. It reflects how HBM is evolving from a memory product into a tightly integrated memory-and-logic system.
Historically, the base die in HBM served relatively simple functions such as signal routing, power distribution, and TSV connectivity. As a result, mature process technologies were sufficient. With HBM4, however, the base die is becoming increasingly sophisticated. Higher I/O bandwidth, advanced PHY design, power management, reliability features, and system-level optimization are pushing the base die closer to a logic chip than a traditional memory support structure.
For AI accelerators, every watt and every picosecond matter. A leading-edge 3nm logic process can provide lower power, higher transistor density, and improved signal integrity, all of which contribute to overall system performance. In this context, the base die becomes a critical enabler of HBM scalability.
What makes this development particularly interesting is its implication for the semiconductor ecosystem. Future competitive advantage may no longer come from memory-cell scaling alone. Instead, success will depend on the co-optimization of memory technology, advanced logic, packaging, and system architecture.
From a technology pathfinding perspective, this trend resembles what we see in other emerging areas: DRAM moving toward 4F² and 3D architectures, logic evolving from GAA to CFET, and advanced packaging becoming a first-class design parameter. The traditional boundaries between memory and logic are gradually disappearing.
The HBM4 base die discussion may therefore be an early glimpse into the future of semiconductors, where memory companies, foundries, equipment suppliers, and system companies must innovate together rather than independently.
최근 NVIDIA가 삼성전자에 HBM4용 베이스 다이를 TSMC 3nm 공정으로 제작할 것을 요구했다는 소식은 단순히 “더 좋은 공정을 쓰자”는 의미를 넘어선다. 이는 HBM이 기존의 메모리 제품에서 메모리와 로직이 결합된 시스템으로 진화하고 있음을 보여주는 중요한 신호라고 생각한다.
HBM2와 HBM3 시대의 베이스 다이는 주로 TSV 연결, 신호 분배, 전력 공급 등 상대적으로 단순한 기능을 담당했다. 따라서 성숙한 로직 공정으로도 충분했다. 하지만 HBM4에서는 상황이 달라졌다. 데이터 전송 속도가 크게 증가하면서 베이스 다이에 고성능 PHY, 전력 관리 회로, 신뢰성 기능, 테스트 회로 등이 추가되고 있다.
결국 HBM4에서 베이스 다이는 단순한 인터페이스 칩이 아니라 하나의 고성능 로직 칩이 되고 있다. 이 때문에 NVIDIA 입장에서는 더 낮은 전력, 더 높은 집적도, 더 우수한 신호 무결성을 제공하는 첨단 로직 공정을 요구하게 된 것이다.
이 소식이 의미하는 바는 더 크다. 앞으로 메모리 업체의 경쟁력은 단순히 DRAM 셀을 얼마나 잘 만드는가에만 달려 있지 않을 수 있다. 메모리 기술, 선단 로직 공정, 패키징 기술, 그리고 시스템 아키텍처를 얼마나 효과적으로 통합할 수 있는지가 중요한 경쟁 요소가 될 것이다.
흥미롭게도 이는 반도체 산업 전반의 흐름과도 맞닿아 있다. 로직은 GAA에서 CFET로, DRAM은 4F² 및 3D DRAM으로, NAND는 초고적층 구조로 발전하고 있다. 과거에는 메모리와 로직이 별개의 영역이었다면, 이제는 두 기술의 경계가 점점 희미해지고 있다.
HBM4의 베이스 다이는 어쩌면 차세대 반도체 산업의 방향을 가장 먼저 보여주는 사례일지도 모른다. 메모리, 로직, 패키징의 경계가 사라지는 시대가 시작되고 있다.